대방전기통신학원

합격의 길잡이! 30년 전통의 기술자격증 전문학원 대방전기통신학원

정보통신 사회에 창의적으로 대처할 수 있는 유능한 기술 자격증 취득에 전원합격을 목표로 합니다.

강사명	대방학원
강좌구성	50강 (총 1404분)
수강기간	총 45일

강사명

대방학원

강좌구성

50강 (총 1404분)

수강기간

총 45일

번호	강의명	샘플동영상	강의시간
1	OrCAD 설치방법 및 Flow	고화질 저화질	20분
2	문제분석 및 작업순서		27분
3	[Ver16.6] Schematic 설정 및 타이틀블럭 작성		20분
4	[Ver16.6] Library 추가 및 생성		38분
5	[Ver16.6] Library 생성		16분
6	[Ver16.6] 부품 배치, 수정 및 배선		47분
7	[Ver16.6] Net의 이름 기입 및 에러검사		29분
8	[Ver16.6] Footprint 생성(1)		47분
9	[Ver16.6] Footprint 생성(2)		19분
10	[Ver16.6] Footprint 생성(3)		20분
11	[Ver16.6] Footprint 생성(4)		20분
12	[Ver16.6] Footprint 입력 및 Netlist 생성		31분
13	[Ver16.6] Outline 생성 및 기구홀 삽입		24분
14	[Ver16.6] 주요 부품배치 및 VIA 생성		17분
15	[Ver16.6] 설계규칙 설정		24분
16	[Ver16.6] 부품배치		23분
17	[Ver16.6] 배선		42분
18	[Ver16.6] 카퍼설정 및 에러검사		23분
19	[Ver16.6] 치수기입 및 실크데이터 작성		19분
20	[Ver16.6] Drill 차트 생성 및 수정하기		15분
21	[Ver16.6] Artwork 생성		16분
22	[Ver16.6] 출력		14분
23	[Ver17.2] Schematic 설정 및 타이틀블럭 작성		10분
24	[Ver17.2] Library 추가 및 생성		13분
25	[Ver17.2] Library 생성		33분
26	[Ver17.2] 부품 배치, 수정 및 배선		41분
27	[Ver17.2] Net의 이름 기입 및 에러검사		21분
28	[Ver17.2] Footprint 생성(1)		56분
29	[Ver17.2] Footprint 생성(2)		13분
30	[Ver17.2] Footprint 생성(3)		23분
31	[Ver17.2] Footprint 생성(4)		23분
32	[Ver17.2] Footprint 입력 및 Netlist 생성		21분
33	[Ver17.2] Outline 생성 및 기구홀 삽입		18분
34	[Ver17.2] 주요 부품배치 및 VIA 생성		18분
35	[Ver17.2] 설계규칙 설정		34분
36	[Ver17.2] 부품배치		25분
37	[Ver17.2] 배선		43분
38	[Ver17.2] 카퍼설정 및 에러검사		15분
39	[Ver17.2] 치수기입 및 실크데이터 작성		28분
40	[Ver17.2] Drill 차트 및 Artwork 생성		11분
41	[Ver17.2] 출력		12분
42	공개문제1_문제분석		35분
43	공개문제1_Schematic(회로설계)		59분
44	공개문제1_ERC 및 Netlist 생성		38분
45	공개문제2_문제분석		14분
46	공개문제2_Schematic(회로설계)		45분
47	공개문제2_ERC 및 Netlist 생성		48분
48	공개문제3_문제분석		19분
49	공개문제3_Schematic(회로설계)		54분
50	공개문제3_ERC 및 Netlist 생성		83분

번호

강의명

샘플동영상

강의시간

첨부파일

OrCAD 설치방법 및 Flow

고화질 저화질

20분

문제분석 및 작업순서

27분

[Ver16.6] Schematic 설정 및 타이틀블럭 작성

20분

[Ver16.6] Library 추가 및 생성

38분

[Ver16.6] Library 생성

16분

[Ver16.6] 부품 배치, 수정 및 배선

47분

[Ver16.6] Net의 이름 기입 및 에러검사

29분

[Ver16.6] Footprint 생성(1)

47분

[Ver16.6] Footprint 생성(2)

19분

[Ver16.6] Footprint 생성(3)

20분

[Ver16.6] Footprint 생성(4)

20분

[Ver16.6] Footprint 입력 및 Netlist 생성

31분

[Ver16.6] Outline 생성 및 기구홀 삽입

24분

[Ver16.6] 주요 부품배치 및 VIA 생성

17분

[Ver16.6] 설계규칙 설정

24분

[Ver16.6] 부품배치

23분

[Ver16.6] 배선

42분

[Ver16.6] 카퍼설정 및 에러검사

23분

[Ver16.6] 치수기입 및 실크데이터 작성

19분

[Ver16.6] Drill 차트 생성 및 수정하기

15분

[Ver16.6] Artwork 생성

16분

[Ver16.6] 출력

14분

[Ver17.2] Schematic 설정 및 타이틀블럭 작성

10분

[Ver17.2] Library 추가 및 생성

13분

[Ver17.2] Library 생성

33분

[Ver17.2] 부품 배치, 수정 및 배선

41분

[Ver17.2] Net의 이름 기입 및 에러검사

21분

[Ver17.2] Footprint 생성(1)

56분

[Ver17.2] Footprint 생성(2)

13분

[Ver17.2] Footprint 생성(3)

23분

[Ver17.2] Footprint 생성(4)

23분

[Ver17.2] Footprint 입력 및 Netlist 생성

21분

[Ver17.2] Outline 생성 및 기구홀 삽입

18분

[Ver17.2] 주요 부품배치 및 VIA 생성

18분

[Ver17.2] 설계규칙 설정

34분

[Ver17.2] 부품배치

25분

[Ver17.2] 배선

43분

[Ver17.2] 카퍼설정 및 에러검사

15분

[Ver17.2] 치수기입 및 실크데이터 작성

28분

[Ver17.2] Drill 차트 및 Artwork 생성

11분

[Ver17.2] 출력

12분

공개문제1_문제분석

35분

공개문제1_Schematic(회로설계)

59분

공개문제1_ERC 및 Netlist 생성

38분

공개문제2_문제분석

14분

공개문제2_Schematic(회로설계)

45분

공개문제2_ERC 및 Netlist 생성

48분

공개문제3_문제분석

19분

공개문제3_Schematic(회로설계)

54분

공개문제3_ERC 및 Netlist 생성

83분